PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-186183

(43) Date of publication of application: 16.07.1996

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 H01L 27/115

(21)Application number: 06-328631

(71)Applicant : SONY CORP

(22)Date of filing:


28.12.1994

(72)Inventor: NISHIHARA TOSHIYUKI

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURE (57)Abstract:

-PURPOSE: To provide a non-volatile semiconductor memory device which can effectively and simultaneously prevent the punch through between memory cell transistors and that between wiring layers consisted of an impurity diffusion layer and further can be miniaturized and its manufacturing method. CONSTITUTION: A non-volatile semiconductor memory device is provided with a semiconductor substrate 20 where a plurality of stripe-shaped trenches 26 are formed at a specific space, impurity diffusion layers 22a, 22b, and 22c which are formed nearly in parallel with the trench 26 on the surface of the semiconductor substrate between the trenches 26, and a control gate 34 which is extended in a direction nearly crossing the impurity diffusion layer through an insulation layer 24 on the impurity diffusion layer. Memory cell transistors 40a and 40b are formed at a part where the control gate 34

enters the trench 26. The memory cell transistors have



LEGAL STATUS

a floating gate 30a.

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-186183

(43)公開日 平成8年(1996)7月16日

(51) Int.Cl.4

識別記号

庁内整理番号

FΙ

±

技術表示箇所

H01L 21/8247

29/788 29/792

H01L 29/78

371

27/ 10

434

審査請求 未請求 請求項の数14 OL (全 8 頁) 最終頁に続く

(21)出願番号

特顯平6-328631

(71)出顧人 000002185

ソニー株式会社

(22)出願日

平成6年(1994)12月28日

東京都品川区北品川6丁目7番35号

(72)発明者 西原 利幸

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久


(54) 【発明の名称】 不揮発性半導体メモリ装置およびその製造方法


(57)【要約】

(目的) メモリセルトランジスタ間のパンチスルーおよび不純物拡散層で構成される配線層間のパンチスルーを同時に効果的に防止し、しかも、さらに微細化を図ることができる不揮発性半導体メモリ装置およびその製造方法を提供すること。

【構成】 ストライブ状のトレンチ26が所定間隔で複数形成された半導体基板20と、トレンチ26間に挟まれた半導体基板の表面にトレンチ26と略平行に形成してある不純物拡散層22a、22b、22cと、不純物拡散層の上に、絶縁層24を介して、不純物拡散層と略直交する方向に伸びるコントロールゲート34とを有する不揮発性半導体メモリ装置。コントロールゲート34がトレンチ26内に入り込む部分で、メモリセルトランジスタ40a、40bが形成される。メモリセルトランジスタ40a、40bが形成される。メモリセルトランジスタ40a、フローティングゲート30aを有する。







【特許請求の範囲】

【請求項1】 ストライプ状のトレンチが所定間隔で複数形成された半導体基板と、

前記トレンチ間に挟まれた半導体基板の表面に前記トレ ンチと略平行に形成してある不純物拡散層と、

前記不純物拡散層の上に、絶縁層を介して、前記不純物 拡散層と略直交する方向に伸びるコントロールゲートと

前記コントロールゲートが前記トレンチ内に入り込む部 を形成する工程をさらに有する請求分で、メモリセルトランジスタが形成される不揮発性半 10 発性半導体メモリ装置の製造方法。 導体メモリ装置。 【請求項12】 前記トレンチの内

【請求項2】 前記トレンチの内部には、ゲート絶縁膜を介して、フローティングゲートが形成してあり、とのフローティングゲートの上に、中間絶縁膜を介して前記コントロールゲートが形成してある請求項1に記載の不 揮発性半導体メモリ装置。

【請求項3】 前記トレンチの内周面には、メモリ用絶 縁膜が形成してあり、そのメモリ用絶縁膜の上にコント ロールゲートが積層してある請求項2に記載の不揮発性 半導体メモリ装置。

【請求項4】 前記メモリ用絶縁膜が電荷の蓄積および 放出が可能な膜である請求項3 に記載の不揮発性半導体 メモリ装置。

(請求項5) 前記メモリ用絶縁膜が強誘電体薄膜である請求項3に記載の不揮発性半導体メモリ装置。

【請求項6】 前記トレンチの側壁の一方にのみ、前記不純物拡散層と同じ導電型で不純物濃度が高い領域が、不純物拡散層のトレンチ側壁下側に形成してある請求項1~5のいずれかに記載の不揮発性半導体メモリ装置。

【請求項7】 前記トレンチの一方の側壁に面する不純 30 物拡散層部分が、他方の側壁に面する不純物拡散層部分の不純物濃度よりも高く成るように、前記トレンチで分離された不純物拡散層が、トレンチ方向に伸びる低濃度不純物拡散層部分と、この低濃度不純物拡散層部分に隣接し且つ平行に形成される高濃度不純物拡散層部分とで構成される請求項1~5のいずれかに記載の不揮発性半導体メモリ装置。

【請求項8】 前記コントロールゲートが形成されていないトレンチの底部には、前記不純物拡散層と反対の導電型の配線間分離用不純物拡散層が形成してある請求項 401~7のいずれかに記載の不揮発性半導体メモリ装置。

【請求項9】 前記不純物拡散層の導電型がN型である 請求項1~8のいずれかに記載の不揮発性半導体メモリ 装置。

【請求項10】 半導体基板のメモリセル領域の全面 に、不純物拡散層を形成する工程と、

その後、半導体基板のメモリセル領域に、前記不純物拡 散層を分離する深さで、ストライブ状のトレンチを所定 間隔で複数形成する工程と、

前記不純物拡散層の上に、絶縁層を介して、前記不純物 50 4をメモリ装置のビット線またはソース線として用い

拡散層と略直交する方向にコントロールゲートを形成 し、前記コントロールゲートが前記トレンチ内に入り込む部分で、メモリセルトランジスタを形成する工程とを 有する不揮発性半導体メモリ装置の製造方法。

2

【請求項11】 前記コントロールゲートをマスクとして、メモリセルトランジスタが形成される部分以外の前記トレンチ底部に、前記コントロールゲートおよびトレンチに対して自己整合的に、配線間分離用不純物拡散層を形成する工程をさらに有する請求項10に記載の不揮み性半導体メモリ特別の製造方法。

【請求項12】 前記トレンチの内部には、ゲート絶縁 膜を介して、フローティングゲートを形成し、このフローティングゲートの上に、中間絶縁膜を介して前記コントロールゲートを形成することを特徴する請求項10または11に記載の不揮発性半導体メモリ装置の製造方法

[請求項13] 前記トレンチの側壁の一方にのみ、前記不純物拡散層と同じ導電型で不純物濃度が高い領域を、斜めイオン注入法により、不純物拡散層のトレンチ側壁下側に形成することを特徴とする請求項10~12のいずれかに記載の不揮発性半導体メモリ装置の製造方法。

【請求項14】 前記トレンチの一方の側壁に面する不純物拡散層部分が、他方の側壁に面する不純物拡散層部分の不純物濃度よりも高く成るように、前記トレンチで分離された不純物拡散層を、トレンチ方向に伸びる低濃度不純物拡散層部分と、この低濃度不純物拡散層部分に隣接し且つ平行に形成される高濃度不純物拡散層部分とで構成する請求項10~12のいずれかに記載の不揮発性半導体メモリ装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体メモリ 装置に係り、さらに詳しくは、メモリセルトランジスタ 間のパンチスルーおよび不純物拡散層で構成される配線 層間のパンチスルーを同時に効果的に防止し得る不揮発 性半導体メモリ装置に関する。

[0002]

【従来の技術】近年、携帯用情報端末機器の普及および 発展に伴って、その外部記憶装置として、大容量フラッシュメモリの必要性が高まっている。ところで、フラッシュメモリのメモリセルサイズを縮小するため、ソース・ドレイン領域の配線として、基板への不純物拡散層を 用いる方法が提案されている。この方法を採用した不揮 発性半導体メモリ装置の要部断面斜視図と要部平面図と を、それぞれ図5、6 に示す。

[0003] 図5.6に示すように、この不揮発性半導体メモリ装置では、半導体基板2の表面に、ストライプ状に、N型不純物拡散層4を形成し、この不純物拡散層4をより、1541年間に

る。不純物拡散層4の上には、同じくストライプ状に酸 化シリコン膜6が形成してある。酸化シリコン膜6間に 位置する半導体基板2の表面には、ゲート絶縁膜8が成 膜してあり、その上に、フローティングゲート10が行 列状に形成してある。

【0004】フローティングゲート10の上には、中間 絶縁膜12を介して、コントロールゲート14が不純物 拡散層4の長手方向と略直交するように、所定間隔でス トライプ状に形成してある。コントロールゲート14間 に位置する半導体基板2のゲート絶縁膜8直下の表面に 10 は、拡散層4, 4間の配線分離を行うための分離用不純 物拡散層13が形成してある。この分離用不純物拡散層 13の導電型は、P型である。この分離用不純物拡散層 13の平面側バターンは、図6に示す斜線部のバターン

【0005】各メモリセルトランジスタのチャネルは、 各フローティングゲート10毎に、その直下に位置する ゲート絶縁膜8直下の半導体基板2の表面に形成され る。このような構造の不揮発性半導体メモリ装置では、 メモリセル内にビット線用コンタクトを形成する必要が 20 なく、メモリセル面積を、通常のフローティングゲート を有する不揮発性半導体メモリ装置に比較して、約30 %以上縮小することができる。

[0006]

【発明が解決しようとする課題】ところが、このような 最近提案されている不揮発性半導体メモリ装置では、ビ ット線またはソース線となる不純物拡散層4,4間の配 線分離を、フィールド酸化膜ではなく、イオン打ち込み 法により形成された分離用不純物拡散層13のみで行っ ている。このため、セル面積の縮小が容易になる一方、 デザインルールが微細化すると、不純物拡散層4,4間 パンチスルーが発生してしまうと言う課題があった。

【0007】特に、不純物拡散層4の上に、熱酸化法に より酸化シリコン膜6を成長させる過程で、不純物拡散 層4の不純物は増速拡散をうけて、メモリセルトランジ スタのチャネル方向や基板方向に広がってしまう。その ため、上記の課題がさらに増長されるのみでなく、メモ リセルトランジスタ間においても、パンチスルーが生じ るおそれがある。

【0008】本発明は、このような実状に鑑みてなさ れ、メモリセルトランジスタ間のパンチスルーおよび不 純物拡散層で構成される配線層間のパンチスルーを同時 に効果的に防止し、しかも、さらに微細化を図ることが できる不揮発性半導体メモリ装置およびその製造方法を 提供することを目的とする。

[0000]

【課題を解決するための手段】上記目的を達成するため に、本発明に係る不揮発性半導体メモリ装置は、ストラ イプ状のトレンチが所定間隔で複数形成された半導体基 板と、前記トレンチ間に挟まれた半導体基板の表面に前 50 に対して自己整合的に、配線間分離用不純物拡散層を形

記トレンチと略平行に形成してある不純物拡散層と、前 記不純物拡散層の上に、絶縁層を介して、前記不純物拡 散層と略直交する方向に伸びるコントロールゲートとを 有し、前記コントロールゲートが前記トレンチ内に入り 込む部分で、メモリセルトランジスタが形成されること を特徴とする。

【0010】前記トレンチの内部には、ゲート絶縁膜を 介して、フローティングゲートが形成してあり、このフ ローティングゲートの上に、中間絶縁膜を介して前記コ ントロールゲートが形成してあることが好ましい。前記 トレンチの内周面には、メモリ用絶縁膜が形成してあ り、そのメモリ用絶縁膜の上にコントロールゲートを形 成しても良い。

【0011】前記メモリ用絶縁膜は電荷の蓄積および放 出が可能な膜で構成することができる。このような膜と しては、窒素を含む絶縁膜を例示することができ、具体 的には、ONO膜(SiO,/SiN/SiO,)、O N膜(SiN/SiO,)、SiN膜などを例示するこ とができる。

【0012】前記メモリ用絶縁膜は、強誘電体薄膜で構 成することもできる。前記トレンチの側壁の一方にの み、前記不純物拡散層と同じ導電型で不純物濃度が高い 領域が、不純物拡散層のトレンチ側壁下側に形成してあ ることが好ましい。

【0013】前記トレンチの一方の側壁に面する不純物 拡散層部分が、他方の側壁に面する不純物拡散層部分の 不純物濃度よりも髙く成るように、前記トレンチで分離 された不純物拡散層を、トレンチ方向に伸びる低濃度不 純物拡散層部分と、この低濃度不純物拡散層部分に隣接 30 し且つ平行に形成される高濃度不純物拡散層部分とで構 成することもできる。

【0014】前記コントロールゲートが形成されていな いトレンチの底部には、前記不純物拡散層と反対の導電 型の配線間分離用不純物拡散層が形成してあることが好 ましい。前記不純物拡散層の導電型は、好ましくはN型 である。

【0015】本発明に係る不揮発性半導体メモリ装置の 製造方法は、半導体基板のメモリセル領域の全面に、不 純物拡散層を形成する工程と、その後、半導体基板のメ モリセル領域に、前記不純物拡散層を分離する深さで、 ストライプ状のトレンチを所定間隔で複数形成する工程 と、前記不純物拡散層の上に、絶縁層を介して、前記不 純物拡散層と略直交する方向にコントロールゲートを形 成し、前記コントロールゲートが前記トレンチ内に入り 込む部分で、メモリセルトランジスタを形成する工程と を有する。

【0016】前記コントロールゲートをマスクとして、 メモリセルトランジスタが形成される部分以外の前記ト レンチ底部に、前記コントロールゲートおよびトレンチ

成する工程をさらに有することが好ましい。

【0017】前記トレンチの内部には、ゲート絶縁膜を 介して、フローティングゲートを形成し、このフローテ ィングゲートの上に、中間絶縁膜を介して前記コントロ ールゲートを形成することが好ましい。前記トレンチの 側壁の一方にのみ、前記不純物拡散層と同じ導電型で不 純物濃度が高い領域を、斜めイオン注入法により、不純 物拡散層のトレンチ側壁下側に形成することが好まし .43

【0018】前記トレンチの一方の側壁に面する不純物 10 拡散層部分が、他方の側壁に面する不純物拡散層部分の 不純物濃度よりも高く成るように、前記トレンチで分離 された不純物拡散層を、トレンチ方向に伸びる低濃度不 純物拡散層部分と、この低濃度不純物拡散層部分に隣接 し且つ平行に形成される高濃度不純物拡散層部分とで構 成することもできる。

[0019]

【作用】本発明に係る不揮発性半導体メモリ装置では、 半導体基板の表面に形成されたストライプ状の不純物拡 散層を、ビット線またはソース線として用いた構造であ 20 るので、メモリセルトランジスタ毎に、ビット線コンタ クトのためのコンタクトが不要となり、メモリセルの縮 小が実現される。また、本発明では、メモリセルトラン ジスタをトレンチ内に形成するので、この点でもメモリ セルの縮小が容易になる。

【0020】また、本発明に係る不揮発性半導体メモリ 装置では、ビット線またはソース線となる不純物拡散層 が、トレンチにより分離された形となるので、これらの 間の配線分離が確実となり、拡散層間でのパンチスルー を確実に防止することができる。さらに、メモリセルト ランジスタ間のパンチスルーも効果的に防止することが できる。

【0021】コントロールゲートが形成されていないト レンチの底部に、不純物拡散層と反対の導電型の配線間 分離用不純物拡散層を形成すれば、拡散層間のバンチス ルー防止およびメモリセルトランジスタ間のパンチスル -防止の作用が向上する。トレンチの側壁の一方にの み、不純物拡散層と同じ導電型で不純物濃度が高い領域 を、不純物拡散層のトレンチ側壁下側に形成すれば、仮 想接地方式によるデータ書き込みの際に、書き込み対象 40 となるメモリセルトランジスタのドレイン近傍にのみ選 択的に高電界を発生させることができる。したがって、 隣接するメモリセルトランジスタへ誤書き込みすること なく、目的とするメモリセルトランジスタヘデータの書 き込みを行うことができる。

【0022】また、同様な作用は、トレンチで分離され た不純物拡散層を、トレンチ方向に伸びる低濃度不純物 拡散層部分と、この低濃度不純物拡散層部分に隣接し且 つ平行に形成される高濃度不純物拡散層部分とで構成す ることでも得られる。本発明に係る不揮発性半導体メモ 50 れる。ONO膜を成膜するには、第1導電層30の表面

リ装置の製造方法では、上記の構造を有する不揮発性半 導体メモリ装置を比較的シンプルな製造プロセスで製造 することができる。

6

[0023]

【実施例】以下、本発明に係る不揮発性半導体メモリ装 置およびその製造方法を、図面に示す実施例に基づき、 詳細に説明する。

第1実施例

図1,2に示す本発明の一実施例に係る不揮発性半導体 メモリ装置を製造するには、まず図1(A)に示すよう に、半導体基板20を準備する。半導体基板20として は、単結晶シリコン基板が用いられる。半導体基板20 の導電型は、P型およびN型のいずれでも良い。ただ し、メモリセルトランジスタをN型MOSトランジスタ で構成する場合には、メモリセル領域の基板表面がP型 となるように、P型基板あるいはN型基板にPウェルが 形成してあるものを用いる。

【0024】半導体基板20のメモリセル領域の全面 に、イオン注入法により、As などのN型不純物を導入 し、N型の不純物拡散層22を形成する。不純物拡散層 22の表面には、熱酸化とCVDなどにより、基板の表 面に酸化シリコン膜などの絶縁膜24を成膜する。絶縁 膜24の膜厚は、特に限定されないが、たとえば50~ 200nm程度である。

【0025】次に、絶縁膜24および不純物拡散層22 が形成された半導体基板20の表面に、トレンチ26を ストライプ状に所定間隔で形成し、不純物拡散層22 を、ストライプ状の不純物拡散層22a, 22b, 22 c… に分離する。トレンチ26の溝幅および深さは、 特に限定されないが、たとえば溝幅は、200~500 nm程度であり、溝深さは、少なくとも不純物拡散層 2 2を分離できる深さであり、たとえば200~500n mとする。分離された不純物拡散層22a,22b,2 2 c がメモリ装置のビット線またはソース線となる。 【0026】次に、図1(C)に示すように、熱処理後 ゲート酸化を行い、トレンチ26内の内周面に、ゲート 絶縁膜28を成膜する。ゲート絶縁膜28の膜厚は、特 に限定されないが、たとえば10nm程度である。次 に、このゲート絶縁膜28の上に、フローティングゲー トと成る第1導電層30を成膜する。この第1導電層3 0は、たとえばリンを導入したポリシリコンで構成さ れ、その膜厚は、たとえば50~200nmである。と の第1導電層30は、CVDなどで成膜されるが、成膜 後に、トレンチ方向にエッチング加工される。

【0027】次に、図1(D)に示すように、全面に中 間絶縁膜32を成膜した後、コントロールゲート34と 成る第2導電層を成膜する。中間絶縁膜32は、たとえ ばONO膜(SiO,/SiN/SiO,)または下層 酸化膜のない二層膜(SiN/SiO,)などで構成さ

を熱酸化し、14nm以下程度の酸化膜を成膜し、その 熱酸化膜上に、約11nm以下程度の窒化シリコン膜を CVD法などで成膜し、その表面を熱酸化して、約2n m以下程度の酸化膜を形成する。このような工程によ り、三層構造のONO膜を形成することができる。この ONO膜は、低リーク電流で膜厚制御性に優れている。 このONO膜の膜厚は、酸化シリコン膜換算で、22n. 血以下程度である。

7

【0028】コントロールゲート34となる第2導電層 としては、特に限定されないが、たとえばポリシリコン 膜とシリサイド膜との積層膜であるポリサイド膜で構成 される。この第2導電層は、トレンチ26の長手方向と 略直角方向に所定間隔でRIE(反応性イオンエッチン グ) などでエッチング加工し、コントロールゲート34 を形成する。そのエッチングに引続き、コントロールゲ ート34のパターンで、中間絶縁膜32および第1導電 層30もエッチング加工し、トレンチ26内にフローテ ィングゲート30aを形成する。なお、コントロールゲ ート34は、メモリ装置のワード線を兼ねる。

【0029】次に、図1(E)に示すように、コントロ 20 ールゲート34をマスクとして、イオン注入を行い、コ ントロールゲートが形成されていないトレンチ26の底 部に、不純物拡散層22と反対の導電型の配線間分離用 不純物拡散層38を形成する。イオン注入に用いる不純 物としては、たとえばP型の不純物であるボロンが用い られる。イオン注入の条件としては、特に限定されない が、たとえば20~50KeVの注入エネルギーで、ド ーズ量が1×1012~5×1012/cm2 程度である。

【0030】このようにして形成された配線間分離用不 純物拡散層38は、拡散層22a, 22b, 22c間の 30 配線分離を補強すると共に、トレンチ26方向のメモリ セルの素子分離を補強する。配線間分離用不純物拡散層 38のパターンは、図2に示す斜線部分で示される。

【0031】なお、図1、2では省略してあるが、コン トロールゲート34の上には、層間絶縁膜を介して、不 純物拡散層22a、22b、22cの抵抗を下げるため のシャント用金属配線層が、これら拡散層と平行に設 け、所定のセル毎に、金属配線層と、拡散層とをコンタ クトを通して接続することが好ましい。

【0032】以上の製造プロセスで製造された本実施例 40 に係る不揮発性半導体メモリ装置では、コントロールゲ ート34とトレンチ26との交点部分に位置するトレン チ26の内部にメモリセルトランジスタ40a, 40b … が形成される。本実施例では、ビット線またはソー ス線となる不純物拡散層22a.22b,22cで構成 される配線が、トレンチ26により分離されており、大 きな実効分離幅を有している。さらに、メモリセルトラ ンジスタ40a, 40b… がトレンチ内に形成されて おり、トレンチ26の長手方向と直角方向にトレンチ2

ち、本実施例に係る構造を採用することで、メモリセル トランジスタのバンチスルーと配線間のバンチスルーと を同時に防止することができる。

【0033】第2実施例

本発明の第2の実施例に係る不揮発性半導体メモリ装置 は、アクセスするメモリセルに応じて同一の配線(スト ライプ状の不純物拡散層)が、ビット線とソース線とに 使い分けされる、いわゆる「仮想接地方式」を用いた不 揮発性半導体メモリ装置に関する。

【0034】以下、本実施例に係る不揮発性半導体メモ リ装置について説明するが、前記第1実施例の不揮発性 半導体メモリ装置と共通する部材には、共通する符号を 付し、その重複する説明は、一部省略する。仮想接地方 式の不揮発性半導体メモリ装置では、たとえば図3

(B) に示すメモリセルトランジスタ40 a にデータを 書き込む際には、不純物拡散層22aで構成された配線 を高電位にし、不純物拡散層22b, 22cで構成され る配線1層を接地電位に固定する。一方、メモリセルト ランジスタ40bにデータを書き込む際には、不純物拡 散層22bで構成される配線を高電位に設定し、不純物 拡散層22a,22cで構成される配線を接地電位に固 定する。

【0035】そこで、本実施例では、以下に示す構造お よび製造方法を採用することにより、隣接するメモリセ ルトランジスタへの誤書き込みを防止している。すなわ ち、図3(A)に示すように、半導体基板20の表面 に、トレンチ26を形成した後、トレンチ26と直交す る方向であって、45~60度の傾きの斜め方向から、 イオン注入を行う。その結果、トレンチ26の側壁の一 方にのみ、不純物拡散層22a, 22b, 22cと同じ 導電型で不純物濃度が高い高濃度領域42を、不純物拡 散層22a、22b、22cのトレンチ側壁下側に形成 する。その髙濃度領域を形成するためのイオン注入条件 としては、特に限定されないが、不純物として、リンを 用いた場合に、10~30KeVの注入エネルギー、1 ×10¹¹~5×10¹¹/cm¹のドーズ量の条件であ る。

【0036】その後の工程は、図1に示す第1実施例の 場合と同様である。そのプロセスの結果、作製された不 揮発性半導体メモリ装置の要部断面斜視図を図3(B) に示す。コントロールゲート34とトレンチ26との交 点部に位置するトレンチ26内にメモリセルトランジス タ40a、40bが形成されるのは、図1に示す場合と 同様である。

【0037】本実施例に係る不揮発性半導体メモリ装置 では、高濃度領域42が、それぞれメモリセルトランジ スタ40a、40bへのデータの書き込みの際、書き込 み対象となるトランジスタのドレイン近傍にのみに選択 的に高電界を発生させ、ホットキャリアによるデータの 6に沿って大きな実効チャネル長を有している。すなわ 50 書き込みを可能にする。それによって、たとえば拡散層

22 b を高電位、拡散層22a,22cを接地電位にした時には、メモリセルトランジスタ40aに誤書き込みすることなく、メモリセルトランジスタ40bにデータを書き込むことができる。

9

【0038】その他の作用は、前記第1実施例と同様で ある。

第3実施例

本発明の第3の実施例に係る不揮発性半導体メモリ装置 も、いわゆる「仮想接地方式」を用いた不揮発性半導体 メモリ装置に関する。

【0039】以下、本実施例に係る不揮発性半導体メモリ装置について説明するが、前記第1実施例の不揮発性半導体メモリ装置と共通する部材には、共通する符号を付し、その重複する説明は、一部省略する。本実施例では、図4に示すように、トレンチ26で分離された不純物拡散層48a,48b,48c… を、それぞれ、トレンチ方向に伸びる低濃度不純物拡散層部分44と、この低濃度不純物拡散層部分44に隣接し且つ平行に形成される高濃度不純物拡散層部分44に関接し且つ平行に形成される高濃度不純物拡散層部分44、6とで構成する。これら不純物拡散層部分44、46は、同じ導電型であり、たとえばN型で構成される。

[0040] 不純物濃度が相違する拡散層部分44,46をストライブ状に形成するには、たとえば図1(A)に示す工程で、イオン注入工程を少なくとも二回行い、拡散層部分44,46をストライブ状に形成する。その後、トレンチを形成する。これらの結果、トレンチ26の一方の側壁に面する不純物拡散層部分46が、他方の側壁に面する不純物拡散層部分44の不純物濃度よりも高く成る。

【0041】この構造を採用することにより、高濃度不 30 純物拡散層部分46のジャンクション近傍に加わる電界が選択的に強くなる。したがって、不純物拡散層48b を高電位、拡散層46a、46cを接地電位にした時には、メモリセルトランジスタ40aに誤書き込みすることなく、メモリセルトランジスタ40bにデータを書き込むことができる。

【0042】その他の作用は、前記第1実施例と同様である。なお、本発明は、上述した実施例に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、上記実施例では、トレンチ内に設けられるメモリセルトランジスタを、フローティングゲートを有するダブルゲート型としたが、本発明は、これに限定されず、たとえば〇NO膜あるいは〇N膜あるいはSiN膜をメモリ膜として有するMONOS型、MONS型、MNS型のシングルゲート型のメモリセルとしてもよい。または、分極状態のヒステリスを持つ強誘電体薄膜をメモリ膜として有する構造のメモリセルトランジスタであっても良い。

[0043]

[発明の効果]以上説明してきたように、本発明によれ 50 メモリ装置の要部平面図である。

は、半導体基板の表面に形成されたストライブ状の不純物拡散層を、ビット線またはソース線として用いた構造であるので、メモリセルトランジスタ毎に、ビット線コンタクトのためのコンタクトが不要となり、メモリセルの縮小が実現される。また、本発明では、メモリセルトランジスタをトレンチ内に形成するので、この点でもメモリセルの縮小が容易になる。

10

【0044】また、本発明に係る不揮発性半導体メモリ 装置では、ビット線またはソース線となる不純物拡散層 10 が、トレンチにより分離された形となるので、これらの 間の配線分離が確実となり、拡散層間でのパンチスルー を確実に防止することができる。さらに、メモリセルト ランジスタ間のパンチスルーも効果的に防止することが できる。

【0045】コントロールゲートが形成されていないトレンチの底部に、不純物拡散層と反対の導電型の配線間分離用不純物拡散層を形成すれば、拡散層間のパンチスルー防止の効果が向上する。トレンチの側壁の一方にのみ、不純物拡散層と同じ導電型で不純物濃度が高い領域を、不純物拡散層のトレンチ側壁下側に形成すれば、仮想接地方式によるデータ書き込みの際に、書き込み対象となるメモリセルトランジスタのドレイン近傍にのみ選択的に高電界を発生させることができる。したがって、隣接するメモリセルトランジスタへ誤書き込みすることなく、目的とするメモリセルトランジスタへデータの書き込みを行うことができる。

【0046】また、同様な効果は、トレンチで分離された不純物拡散層を、トレンチ方向に伸びる低濃度不純物拡散層部分と、この低濃度不純物拡散層部分に隣接し且つ平行に形成される高濃度不純物拡散層部分とで構成することでも得られる。本発明に係る不揮発性半導体メモリ装置の製造方法では、上記の構造を有する不揮発性半導体メモリ装置を比較的シンプルな製造プロセスで製造することができる。

【図面の簡単な説明】

【図1】図1(A)~(E)は本発明の一実施例に係る 不揮発性半導体メモリ装置の製造過程を示す要部断面斜 視図である。

(図2)図2は図1に示す製造プロセスで得られた不揮 発性半導体メモリ装置の要部平面図である。

【図3】図3(A) (B)は本発明のその他の実施例 に係る不揮発性半導体メモリ装置の製造過程を示す要部 断面斜視図である。

【図4】図4は本発明のさらにその他の実施例に係る不揮発性半導体メモリ装置の要部断面斜視図である。

【図5】図5は従来例に係る不揮発性半導体メモリ装置の要部断面斜視図である。

【図6】図6は図5に示す従来例に係る不揮発性半導体 メモリ装置の要部平面図である。 11

【符号の説明】

20… 半導体基板

22… 不純物拡散層

22a, 22b, 22c, 48a, 48b, 48c...

不純物拡散層

24… 絶縁膜

26… トレンチ

28… ゲート絶縁膜

30… 第1導電層

12

*30a… フローティングゲート

32… 中間絶縁膜

34… コントロールゲート (ワード線)

38… 配線間分離用不純物拡散層


40a、40b… メモリセルトランジスタ


42… 高濃度領域


44… 低濃度不純物拡散層部分

46… 高濃度不純物拡散層部分


【図1】









【図2】




【図4】




[図3]






[図5]



【図6】



フロントページの続き

(51)Int.Cl.⁶ H O l L 27/115 識別記号 庁内整理番号

FΙ

技術表示箇所